Part 1 Chapter 1, 2

컴퓨터의 구성요소 (상위수준)

1. 처리기 : 컴퓨터의 동작을 제어하고 데이터를 처리, 일반적으로 CPU

2. 주기억장치 : 데이터와 프로그램을 저장, 휘발성

3. 입출력모듈 : 컴퓨터와 외부 환경 간의 데이터 이동을 담당 (외부환경 : 보조기억장치, 통신장비 등...)

4. 시스템버스 : 위 1, 2, 3간의 통신을 제공

CPU 구성

- PC (프로그램 카운터) : 다음 명령을 저장하고 있는 레지스터

- IR (명령어 레지스터) : 현재 수행될 명령을 가지고 있는 레지스터

- MAR (메모리 주소 레지스터) : 다음에 읽거나 기록할 메모리 내 주소를 명시

- MBR (메모리 버퍼 레지스터) : 메모리에 기록되거나 메모리로부터 읽힐 데이터를 저장

- I/O AR (입출력 주소 레지스터) : 

- I/O BR (입출력 버퍼 레지스터) : MBR과 유사하게 입출력 모듈과 처리기 간의 데이터 교환을 위해 사용

- 수행부

처리기 레지스터의 종류 2가지

1. user visible register (사용자가 사용 가능한 레지스터) : 사용자가 직접 사용이 가능한 레지스터

2. control and status register (제어 및 상태 레지스터) : CPU의 연산에 사용되는 레지스터

명령어 사이클

(간단히 2단계로 표현)

시작 -> 다음 명령어 반입 ->명령어 수행 -> 정지

                                            ↓[수행단계]

                               (다음 명렁어 반입 앞으로) [반입단계]

반입 -> 해독 -> 피연산자 반입 -> 수행 -> 결과저장

파이프라이닝 : 명령들간 병렬적 수행 기술

처리기가 명령을 해석하고 요구된 작업을 수행할 때 작업의 4가지 범주

1. 처리기 - 메모리

2. 처리기 - 입출력

3. 데이터 처리

4. 제어

인터럽트 : 처리기(CPU)가 프로그램을 실행하고 있을 때, 입출력 하드웨어 등의 장치나 또는 예외상황이 발생하여 처리가 필요할 경우에 마이크로 프로세서에게 알려 처리할 수 있도록 하는 것

중접 인터럽트 처리

1. 인터럽트 처리하는 동안에는 다른 인터럽트 금지

2. 인터럽트 우선순위 설정

인터럽트 우선순위

1. 전원이상

2. 기계 착오

3. 외부신호

4. 입출력

5. 명령어 오류

6. 프로그램

7. SVC(SuperVisor Check)

인터럽트 처리 이벤트 순서

------------------------------------------------------------------------------------

1. 장치 제어기나 다른 시스템 하드웨어가 인터럽트를 발생                       l

2. 처리기가 현재 명령어의 실행을 완료                                                l

3. 처리기가 인터럽트 확인 신호를 보냄                                                l  H/W

4. 처리기가 PSW와 PC를 제어스택에 저장 (*PSW : 프로그램 상태 워드?)      l

5. 처리기는 인터럽트에 해당하는 새로운 PC값 적재                                l

------------------------------------------------------------------------------------

6. 프로세스의 나머지 상태 정보를 저장                                                l

7. 인터럽트 처리                                                                            l

8. 프로세스의 상태 정보를 복구                                                         l   S/W

9. 이전 PSW와 PC를 복구                                                                 l

------------------------------------------------------------------------------------

메모리 관련 주요 특성 (용량, 접근속도, 비용) 간의 관계

- 접근시간이 짧을수록 비트당 가격이 높아진다.

- 용량이 클수록 비트당 비용이 낮아진다.

- 용량이 클수록 접근시간이 길어진다.

메모리 계층구조 

(위) <--------                                                                            ------------> (아래)

비트당 가격 높음, 접근시간 짧음, 용량 작음                    비트당 가격 낮음, 접근시간 김, 용량 큼

SMP구조에서 처리기들의 성능은 동일하다.

SMP의 장점 : 성능향상, 가용성 향상, 점진적 확장, 크기 조정

입출력 연산을 위한 세가지 기술

- 프로그래밍 된 I/O

- 인터럽트 구동 I/O

- 직접 메모리 접근

# 공간 지역성(spatial locality) : 어떠한 메모리 위치가 참조 되면 그 주변의 위치를 다시 엑세스 하려는 경향

# 시간 지역성(temporal locality) : 최근에 사용되었던 메모리 위치를 다시 엑세스하려는 경향